uni
Una Rete Combinatoria è priva di memoria, lo stato di uscita dipende solo dai valori attuali.
Un Buffer memorizza uno stato.
Per ottenere una rete sequenziale, dove lo stato di uscita dipenda dalla sequenza, è necessario avere memoria degli stati.
Chiamiamo tradizionalmente Latch gli elementi di memoria trasparenti, Flip-Flop gli elementi di memoria non trasparenti.
Latch SR
Questa rete è composta da due NOR in sequenza collegati uno all’entrata s set e l’altro collegato all’entrata r reset. In uscita ha q e qN.
Le variabili in entrata si dicono attive alte, che indica che la funzione che è indicata dal loro nome viene eseguita quando il valore dell’ingresso è pari a .
| s | r | q |
|---|---|---|
| 1 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 0 | conservazione |
| 1 | 1 | NON SI FA |
| Lo stato è quello che rende la rete sequenziale, poiché memorizza lo stato, ovvero lo stato di uscita dipende dalla storia degli stati passati. | ||
| Questa rete inoltre è asincrona poiché è sempre aggiornata e si adegua immediatamente agli stati di entrata. | ||
Questa è la sua tabella di applicazione ( tabella di verità), che mostra gli stati di ingresso necessari affinché lo stato di uscita passi da q a q'. |
| q | q’ | s | r |
|---|---|---|---|
| 0 | 0 | 0 | - |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | - | 0 |
Regole di Pilotaggio
Delle Regole di Pilotaggio per il Latch SR basta rispettare la prima regola.
È importare non dare lo stato di ingresso (1,1) poiché il primo bit che si stabilizza determina lo stato finale della rete, generando effettivamente un bit casuale.
Il tempo che ci mette un Latch SR a stabilizzarsi è di pochi nanosecondi.
Fase di Reset
All’accensione del sistema i Latch SR hanno contenuto casuale, ma per esempio i registri del processore EF ed EIP (Registri) devono avere un determinato valore (le prime istruzioni).
Questo porta ad avere bisogno di una fase di reset nella quale si inizializzano determinati valori.
Pericoli delle RSA
- Corsa delle variabili di stato: quando una rete sequenziali nel passare da uno stato interno al successivo deve attraversare più stati interni transitori
- Corsa critica: quando in una corsa delle variabili di stato si incontra uno stato interno che rappresenta una situazione di stabilità, passiamo così immeritatamente ad uno stato interno valido, cambiando il corso previsto dello sviluppo della rete.