uni
Giovanni Stea, Raffaele Zippo, 9cfu
Informazioni sul Corso di Reti Logiche
Cosa saper fare all’esame di Reti Logiche
note ambiente assembler Zippo.pdf
Argomenti
Introduzione alle Reti Logiche
Assembly
Schema del Calcolatore
Ottimizzazione di Assembly
Note sull’Architettura Intel-AMD a 64bit
Aritmetica dei Calcolatori
Rete Logica
Rete Combinatoria
Algebra di Boole
Sintesi SdP, PdS, NAND, NOR
Rete Sequenziale Asincrona
Rete Sequenziale Sincronizzata (RSS)
Scomposizione in parte operativa - parte controllo (PO-PC), microindirizzi e ROM
Interfaccia Seriale Asincrona Start-Stop
Interfaccia di Conversione Analogico-Digitale
Struttura di un Semplice Calcolatore
Verilog
Verilog
Comuni Reti in Verilog
Modello di una RSS Mealy R in Verilog
Esercizi
Esercizi Orale Reti Logiche